相关文章
ToBeWritten之让响应团队参与并做好沟通
也许每个人出生的时候都以为这世界都是为他一个人而存在的，当他发现自己错的时候，他便开始长大
少走了弯路，也就错过了风景，无论如何，感谢经历 转移发布平台通知：将不再在CSDN博客发布新文章，敬…
编程日记
2025/1/16 2:48:30
【Linux】Git使用
一、Git简介
Git 是一个开源的分布式版本控制系统，用于敏捷高效地处理很小或非常大的项目。
Git 是 Linus Torvalds 为了帮助管理 Linux 内核开发而开发的一个开放源码的版本控制软件。
Git 与常用的版本控制工具 CVS, Subversion 等不同，它采用了分布…
编程日记
2025/1/24 2:58:10
MacOS Sonoma上QtCreator无法解析pro项目文件的解决办法
升级Sonoma后，发现QtCreator无法解析pro项目文件了，显示Project ERROR: failed to parse default search paths错误，搜索后发现是个bug，用下面链接的补丁文件内容替换现有的toolchain.prf文件就可以了：
https://githu…
编程日记
2025/1/18 23:54:55
【C++设计模式之装饰模式:结构型】分析及示例
装饰模式（Decorator Pattern）是一种结构型设计模式，它允许在运行时动态地给一个对象添加额外的行为。
描述
装饰模式通过创建一个包装器（Wrapper）来包裹原始对象，并在原始对象的行为前后添加额外的功能。…
编程日记
2025/1/21 5:24:00
计划新电脑配置与预算
博主还在用E3-1225V2，整整10年前的老配置。是准备要给电脑升级一下了，想起来，好久都没去过电脑城了，估计也不会再去了，25年前博主在重庆泰兴电脑城201卖MODEL啊，时间就这样一晃过去了。计划的配置如下&…
编程日记
2025/1/24 2:17:09
超简单的视频截取方法，迅速提取所需片段！
“视频可以截取吗？用相机拍摄了一段视频，但是中途相机发生了故障，录进去了很多不需要的片段，现在想截取一部分视频出来，但是不知道方法，想问问广大的网友，知不知道视频截取的方法。”
无论是工…
编程日记
2025/1/23 2:05:59
Verilog HDL阻塞赋值和非阻塞赋值笔记
1.
module test( input wire clk, input wire b, output reg a, output reg c ); always(posedge clk) begin ab; ca; end endmodule
上面的代码在vivado中综合后的电路为： 2.
module test( input wire clk, input wire b, outp…
编程日记
2025/1/18 17:46:21
